Leiterplatten sind die grundlegende Komponente jeder einfachen oder komplexen elektronischen Schaltung. Die immer häufigere Anwendung von oberflächenmontierbaren Bauteilen (SMD) und die Notwendigkeit von mehreren Lagen führten zu einer immer größer werdenden Komplexität der heutigen Leiterplatten. Unabhängig von der Anwendung besteht die allgemeine Anforderung an alle Leiterplatten, dass sie im Hinblick auf die Projektspezifikationen korrekt funktionieren müssen und keine Defekte aufweisen dürfen. Die neueste Generation der elektronischen Schaltungen umfasst Hunderte Komponenten mit Tausenden Lötungen und Zusammenschaltungen; aus diesem Grund ist es wichtig, strenge Inspektions- und Testmethoden festzulegen, anhand derer die Qualität des Endproduktes sichergestellt werden kann. Aufgrund der kürzeren Produkteinführungszeit und des hohen Wettbewerbs in zahlreichen Elektronikbereichen können einige elektronischen Schaltungen am Ende der Prototypenphase Bugs oder Defekte aufweisen, die identifiziert und beseitigt werden müssen, bevor das Produkt die letzte Phase erreicht.
Überblick über die Leiterplattentestung
Als elektronische Schaltungen noch relativ einfach waren, reichte eine manuelle visuelle Inspektion (MVI) aus, um potenzielle Probleme wie Kurzschlüsse, mangelhafte Lötstellen, unterbrochene Spuren, falsche Polarität einiger Komponenten oder sogar fehlende Komponenten zu erkennen. Die MVI-Technik barg jedoch das Risiko von menschlichen Fehlern bei der Durchführung monotoner und wiederholter Aufgaben. So kam es zu Situationen, in denen Defekte nicht oder erst in einer sehr fortgeschrittenen Designphase erkannt wurden, in der Änderungen an der Schaltung zu teuer wurden. Der nächste Schritt war die Automatisierung der visuellen Inspektion über die AOI-Technik (automatische optische Inspektion). Heute ist die AOI eine bewährte Inspektionsmethode, die sowohl während der Vorlaufzeit zum Löten als auch nach dem Löten häufig angewendet wird und auf zahlreichen Pick-and-Place-Maschinen verfügbar ist. Die immer häufigere Verwendung von SMD-Komponenten und BGA-Paketen (Ball Grid Array) zeigte die Grenzen der AOI auf, welche die unter dem Paket versteckten Verbindungen und Lötungen nicht mehr erkennen kann. Deshalb wurde die AXI-Technik (automatische Röntgeninspektion) entwickelt, die auf der Nutzung von Röntgenstrahlen basiert, welche nicht nur durch das Paket sehen können, sondern auch mehrlagige Leiterplatten mit hoher Komponentendichte überprüfen können. Sobald die Inspektionsphase abgelaufen ist, muss die Leiterplatte einem präzisen Test an der vollständig montierten Schaltung unterzogen werden.
Ziel der Leiterplattentestung
Eine Leiterplatte besteht aus unterschiedlichen Elementen, die sich jeweils auf die Gesamtleistung der elektronischen Schaltung auswirken. Mindestens muss das Testset aus den folgenden Überprüfungen bestehen:
-
Elektrische Leitfähigkeit einschließlich Messung des Kriechstroms;
-
Mechanischer Widerstand;
-
Qualität der Lötungen;
-
Sauberkeit (Witterungsbeständigkeit einschließlich Feuchtigkeit und Korrosion);
-
Qualität der Lochwand;
-
Laminierung, wobei die Beständigkeit der Laminierung gegen gewaltsames Ablösen oder Wärmeanwendung getestet wird;
-
Kupferbeschichtung, getestet anhand der Zugfestigkeit und durch Analyse der daraus resultierenden Dehnung;
-
Umwelttest, vor allem für Leiterplatten, die in feuchter Umgebung verwendet werden;
-
Polarität, Orientierung, Ausrichtung und Platzierung der Komponenten.
AOI
Als Inspektionsmethode kann die AOI Mängel und Defekte einer Leiterplatte schon in einem frühen Entwicklungsstadium erkennen. Die AOI ist eine visuelle Inspektionsmethode, bei der Kameras Bilder der Leiterplatte aus unterschiedlichen Winkeln und bei unterschiedlichen Lichtverhältnissen aufnehmen. Diese Technik beinhaltet auch die OCR-Funktionalität, welche die Serigraphie auf der Leiterplatte auswerten kann. Die erfassten Bilder werden dann mit dem gewünschten Ergebnis (der sogenannten „goldenen Leiterplatte“) verglichen. Diese Methode bietet den Vorteil, dass sie unterschiedliche Arten von Defekten erkennen und in unterschiedlichen Entwicklungsphasen angewendet werden kann. Der größte Nachteil liegt darin, dass sie auf eine reine Sichtkontrolle beschränkt ist und keine unter dem BGA versteckten Verbindungen oder andere Pakettypen prüfen kann.
AXI
Die mit der Oberflächenmontagetechnologie eingeführte hohe Dichte und die Unmöglichkeit, Verbindungen in BGA-Paketen und CSP (Chip Scale Package) zu identifizieren, machte präzisere Inspektionsmethoden wie die röntgenbasierte AXI erforderlich. Da mit Materialien gelötet wird, deren Atomgewicht höher ist als jenes der anderen Komponenten auf der Leiterplatte, sind die Lötungen auf den Röntgenbildern deutlich sichtbar. Der wichtigste Vorteil der AXI-Technik ist, dass sie alle (auch vom Paket versteckten) Verbindungen und Lötungen erkennt; außerdem können auch die Lötnähte überprüft und eventuelle Blasen erkannt werden. Auch die Möglichkeit des Erkennens von Fälschungen proprietärer Elektronikkomponenten hat einen hohen Stellenwert. Andererseits ist die AXI eine relativ teure Technik, deren Investition nur bei hochdichten Leiterplatten und Komponenten mit BGA-Paket oder CSP gerechtfertigt werden kann. Abbildung 1 zeigt einen durch Röntgeninspektion erkannten Defekt.
Abbildung 1: Durch Röntgeninspektion erkannter Leiterplattendefekt
In-Circuit-Test (ICT)
Dieser nach der Montage durchgeführte Test überprüft die korrekte Funktion und Position aller elektronischen Komponenten auf der Leiterplatte. Der Test umfasst die Überprüfung auf Kurzschlüsse, Unterbrechungen, Widerstand, Kapazität und andere Parameter. Zu diesem Zweck wird ein Fingertester verwendet, der aus einem Array von Ritzeln und Sensoren besteht, welche die für den Test erforderlichen Messungen durchführen und sich dabei frei über die Leiterplatte bewegen. Der Fingertester wird über eine entsprechende Software gesteuert, die durch Anpassung des Testsystems auf Leiterplatten mit unterschiedlichen Layouts geändert werden kann. Alternativ kann ein Testgerät verwendet werden, das aus einem für den jeweiligen Prüfling entwickelten Nadelbett besteht. Jede „Nadel“ verhält sich wie ein richtiger Sensor und kann einen bestimmten Punkt des Prüflings elektrisch mit dem Testsystem verbinden. Das Nadelbett ist eine teure und nicht sehr flexible Technik (für jede Leiterplatte ist ein eigenes Nadelbett erforderlich); außerdem zeigen sich Schwierigkeiten beim Testen von Leiterplatten mit hoher Komponentendichte, wenn nur wenig Raum zwischen den Nadeln vorhanden ist. Die ICT-Technik bietet den Vorteil der Erkennung zahlreicher Defekte sowohl im Hinblick auf die individuellen Komponenten als auch auf ihre Verbindungen und kann ohne Anschließen der Leiterplatte durchgeführt werden. Der Nachteil sind die Kosten (die Komplexität sowohl des Nadelbetts als auch der Steuerungssoftware) und die fehlende Testmöglichkeit der Anschlüsse; dies ist eine deutliche Einschränkung bei analogen und digitalen Systemen, die aus mehreren Leiterkarten bestehen. Abbildung 2 zeigt eine ICT-Maschine mit Fingertester.
Abbildung 2: ICT mit Fingertester
Abbildung 3 zeigt ein maßgeschneidertes Testgerät, das auf die Ausführung des Nadelbetttests vorbereitet wurde
Funktionstest
Der Funktionstest ist der letzte Schritt im Inspektions- und Prüfprozess. Wie der Name schon sagt, soll die Funktion der Schaltung getestet werden, indem die stimulierenden elektrischen Signale nachgeahmt werden und deren Auswirkung gemessen wird. Die Schaltung wird über die Schnittstellenanschlüsse korrekt versorgt und elektrisch stimuliert. Eine Softwareanwendung verarbeitet die an geeigneten Punkten der Leiterplatte durchgeführten Messungen und überprüft ihre Übereinstimmung mit den Designspezifikationen. Der Vorteil des Funktionstests liegt in der Möglichkeit, potenzielle Anomalien in der Schaltung zu erkennen, die nur bei einer Versorgung der Schaltung auftreten; außerdem kann er auch die Leistungsaufnahme an bestimmten Punkten der Schaltung messen. Nachteile sind bei den Kosten und der Komplexität des Testsystems zu verzeichnen, da sehr ausgereifte, jedoch eher unflexible Geräte erforderlich sind, die meist nur für den Test einer bestimmten Leiterplatte konfiguriert sind.
Boundary Scan
Der Boundary Scan ist eine Technik zum Testen der Zusammenschaltungen zwischen den Komponenten der Leiterplatte und wird meist zum Testen von integrierten Schaltungen verwendet, wenn nicht alle Knoten der Schaltung erreicht werden können. Die physischen Sensoren werden durch „Zellen“ ersetzt, deren Datenpins für Ausgang (TDO) und Eingang (TDI) zu geeigneten Schieberegistern und zu einer Multiplexingschaltung in Serie geschaltet sind. Die Boundary-Scan-Logik wird über einen Testtakt (TCK) getimt, während ein TMS-Anschluss (Test Mode Select) den Test ermöglicht. So kann über eine einfache vierpolige serielle Schnittstelle (fünfpolig, wenn ein optionales Rücksetzsignal hinzugefügt wird) namens TAP (Test Access Port) ohne physische Testpunkte auf der Leiterplatte auf die Ein- und Ausgänge zugegriffen werden. Die Dateien in Boundary Scan Description Language (BSDL) der Hersteller enthalten Informationen zu Boundary-Scan-Komponenten. Die Boundary-Scan-Methode bietet den Vorteil, dass sie sich für unterschiedliche Anwendungen wie unter anderem Tests auf Systemebene, RAM- und Flashspeichertests und die CPU-Emulation eignet. Außerdem kann der Test direkt vor Ort durchgeführt werden. Andererseits ist der Test nicht umfassend, da die Abdeckung auf jene Komponenten beschränkt ist, die diesen Schnittstellentyp unterstützen.
Fazit
Unabhängig von der gewählten Methode stellt die Leiterplattentestung einen wichtigen Schritt im elektronischen Designprozess dar; durch sie kann viel Zeit und Geld eingespart werden und sie identifiziert mögliche Defekte, welche die Schaltung beeinträchtigen, noch bevor sie in die endgültige Produktion geht. Im Allgemeinen kann eine entsprechende Kombination der oben erwähnten Inspektions- und Testmethoden zu variierenden Kosten abhängig von der speziellen Anwendung und Komplexität der getesteten Schaltung alle potenziellen Defekte erkennen.
